什么足彩软件好 >> 產品中心 >>現代計算機組成原理之SOC系統 >> 現代計算機組成原理(真彩色液晶屏)(型號: GW48-CP5A+)
详细说明

彩票助赢软件官网: 現代計算機組成原理(真彩色液晶屏)(型號: GW48-CP5A+)

暂无价格
收藏
  • 产品说明
  • 产品参数

什么足彩软件好 www.psqlmz.com.cn

現代計算機組成與SOC創新設計開發系統

               型號:KX-CP5A+

杭州康芯推出的現代計算機組成原理/設計實驗開發系統參考了國外著名大學計算機組成與設計實驗系統的功能與結構,代表了全新的符合國外知名高校同類學科的計算機組成原理實驗理念,為實驗者提供了先進的學習平臺,克服了傳統實驗中單純基于原理驗證模式的,與實際工程技術脫鉤,學用脫節,甚至誤導的缺陷;讓學生有機會接觸到最新的計算機組成與設計方面的知識,使理論學習與工程設計相結合,知識傳授與自主創新能力培養相結合,同時也與國際上大多數高校的計算機組成原理課實驗內容與方法接軌。

★ GW48-CP系列的優勢與特色:

◇ 在計算機設計方面能強化專業特色。目前國內不少計算機專業本科生就業率堪憂,癥結何在?事實上本科計算機專業的課程,高職高專中也類同;而本科電子、通信、自動化等專業也有同類課程;顯然在職場上,前者待遇要求不高,后者專業特色明顯,而計算機專業學生將處于不利地位。競爭世界,特色乃生存根本!目前計算機專業課程設置和實驗內容殛需改革!

 規范而完整的配套教材。配套教材:《現代計算機組成原理》“十一五”國家級規劃教材”,國家級精品教材(說明國家級精品教材評審專家對于該教材中的教學理念、教學內容、實驗內容和實驗模式的認可與推薦),含教材配套教學課件和實驗課件,示例豐富,多數基于SOC片上系統設計理念。

該教材也在一定程度上解決了國內本科計算機專業教學中普遍存在并亟待解決的弊端:只學軟件設計不學硬件設計、只學軟件計算機語言不學硬件計算機語言、只學使用計算機而不學設計計算機。

 滿足現代計算機工程的必要條件。無論是傳統8位驗證性模型計算機設計,還是自主CPU設計,乃至32位嵌入系統設計,都能由單一FPGA實現,這與現代SOC片上系統設計技術相吻合。

 實驗內容面向工程實際。這使學生不僅僅了解計算機的工作原理,更能自主設計,培養人才市場急需的自主創新型人才。

 能完成計算機體系結構相關實驗。除能完成基于EDA的計算機組成實驗外,還能完成計算機體系結構課程相關的實驗。

 提供實現滿足工程實際的IP核。如MAMTOR公司的8086/8088  8255 IP核,8051/8052核,ALTERA的32位NiosII核等,以現代全新的技術和方式完成實驗與設計。

 能完成現代計算機組成原理課的前期課程及實驗。即包括實現硬件描述語言HDL教學實驗的全部內容。

 將畢業設計內容與工程需求同就業需求相結合。使學生能與現代電子工程技術0接觸,為畢業設計學生提供面向工程實際,自主設計和創新開拓的題目,使求職者擁有更雄厚的就業資本,使學生一跨出校門就擁有社會急需的競爭力


★ 傳統/現代計算機組成原理實驗系統性能特點比較


結構與功能特點傳統計算機組成原理實驗系統現代計算機組成原理實驗系統
◆實驗特點本身僅為驗證性模型,與真實的計算機設計無關,更無法完成創新型實驗真實反映現代計算機設計工程實現原理、測試方法和設計技術,容易完成自主實用型設計實驗
◆結構特點由規模不等的離散集成電路塊(也包括部分孤立的CPLD/FPGA)等器件構成CPU模型。整個CPU,甚至嵌入式系統核,RAM、ROM,各類通信接口,DMA,中斷控制器、算法加速器等都可在單片FPGA中實現。
◆CPU指令與微指令存儲與形成方式通過外部ROM或EEPROM構成,指令的數量和微指令的寬度受到限制,難以擴展,CPU模型結構被限制。且非真實CPU結構形式。既可以采用傳統的ROM或EEPROM存儲,又可以采用FPGA中的EAB嵌入式方式,構成單片系統,更符合現代CPU設計理念和工程實現途徑。
◆CPU指令和微指令的實現方式手工設計、畫微指令流程圖;手工(燒寫或鍵入)輸入方式實現。設計效率低、可靠性低,調試困難。涉及的技術無實用意義。利用計算機輸入,形成專用文件格式,由EDA工具自動配置進FPGA中設定的RAM、ROM中,便捷、高效、實用,規范。實驗中涉及的技術有實用意義。
◆可用硬件資源硬件資源非常有限,且結構固定,不便于系統擴展、設計思路受限制,學生有創意的設想無從得到驗證采用數十萬甚至數百萬門規模的大型FPGA,可利用資源極豐富,靈活,設計者可根據需要反復調整和改變電路結構,容易激發學生的自主創新型思維。且其方法能直接用于工程。
◆觀察CPU內軟硬件工作情況及排錯通過有限的發光二極管和數碼管設置觀察點,難以觀察指令執行的細節情況,如競爭、毛刺等,排錯困難。除外部液晶屏顯示外,還能在PC上對整個軟硬件系統進行時序仿真,及通過JTAG口使用嵌入式邏輯分析儀對CPU內部任意點,完成實時測試和觀察。
◆實驗方式手工硬件連線,費時費力,效率低、可靠性差,排錯難。也不符合實際工程。布線布局由計算機完成,并自動檢測排錯,現場配置,可靠性高,無壽命限制
◆設計可移植性由于需當場連線,故功能模型無可移植性和保存性,且必須完全依賴于實驗系統,無法給出有特色的設計。由于能在計算機上實現SOC單片系統,故可保存,可移植,可在自己的PC上設計和軟硬件仿真。最后到實驗室在實驗系統上作硬件測試即可
◆嵌入式??槔?/span>無法利用嵌入式??橥瓿繕杓?,然而這是現代計算機設計所必須的。如NiosII核、8051核、8086/8088核及UART、VGA、DMA、SDRAM控制核等等
◆可擴展和升級性由于既定結構的限制,無法隨技術的發展而擴展升級由于由單片FPGA實現,CPU結構,總線寬,接口模式等擴展和升級方便
 
◆多用途性
只能對計算機組成原理作傳統方式的驗證性實驗,功能單一、模式落后,國外計算機專業早已拋棄除可實現現代計算機組成原理實驗外,還能進行EDA實驗、SOPC實驗、硬件描述語言實驗、電子設計競賽培訓、實用CPU或單片機設計等等。
◆體系結構實驗完全不能實現計算機體系結構方面的實驗十分容易完成,因為單片大規模FPGA是計算機體系結構實驗的不二選擇
◆嵌入式系統設計由于無法接納大規模IP核,故軟硬件設計都無可能完全能容易地實現且具有廣泛的實用價值和現代計算機研究價值




系統配置:

★  下載??椋?/span>

◆USB-Blaster JTAG編程下載器;

◆ByteBlasterMV編程下載器,能對不同公司的FPGA/CPLD和51單片機在線編程;

★   電源??椋?/span>

◆內置電源,含標準+/-12V、5V、3.3V、2.5V,1.5V混合工作電壓功率輸出電路???;

◆過載?;た氐繚?;

★  顯示、接口??椋?/span>

LED、數碼管、揚聲器;

10鍵,可輸入最高達32位二進制數;

◆含12個可重配置實驗電平開關;2個其他用途鍵;

◆含掃描的智能譯碼電路???,直通非譯碼、BCD譯碼、16進制譯碼;

◆7寸800X480數字TFT彩色液晶屏;

◆20X4字符液晶,4*4矩陣鍵盤;

◆步進電機,能進行步進細分控制實驗;

◆直流電機,含閉環轉速控制系統,光電脈沖計數,提供光電脈沖硬件消抖動設計;

◆數字溫度測控???;

完成圖象或文字顯示功能的VGA接口;

◆標準PS/2鼠標接口和PS/2鍵盤接口各1個;

RS232串行接口(有演示實例可證實此功能);

◆CPLD3032接口???;

     數模器件及存儲器???/span>

◆含A/DD/A器件及其接口;

◆含D/ALM311構成的FPGA可控A/D設計項目???;

◆供DDS函數發生器用的幅度、偏移調諧???;

◆含有源濾波電路,供波形發生器的設計之用;

★ 擴展??椋?/span>

◆兼容模擬EDA器件含ispPAC器件適配板;

◆可增加DDS函數發生器接口;

◆外擴展IO口???;

CPLD/FPGA萬能接口???;

★ 時鐘源???/span>

◆含420MHz1Hz標準頻率寬頻信號源;

★ 其它附件:

◆電源線、UART通信電纜、在系統下載電纜、擴展口連接線。

適配板型號GW3C40A:                              

★ 硬件資源:

◆  FPGA EP3C40Q240,約200萬門規模;約4萬邏輯宏單元;120萬RAM bit,是FLEX 10K10的2016倍;22對LVDS差分通道;252個9X9bit嵌入式硬件數字乘法器;4個鎖相環,可分/倍頻范圍:2kHz-1300MHz;8個差分專用時鐘通道。

◆用于FPGA掉電?;づ渲悶骷?6M Flash,10萬次重復編程次數,且可兼作軟核嵌入式系統數據存儲器;

★ 接口資源:

JTAG、AS下載口;

USB接口;

◆PS/2鍵盤、鼠標接口一個;

◆8色VGA口一個;

◆以太網口;

◆EPM3032A CPLD;

◆RS232串口1個;

◆SD卡接口,可接1-2GB Flash;

◆20MHz時鐘源(可倍頻到300MHz)1個;

◆語音采樣口;

◆立體聲輸出口;

◆MIC模擬輸入口;

◆高速時鐘口一個;

◆IO擴展口

字符、點陣液晶接口;

◆揚聲器一個。

◆超高速雙通道DAC及ADC板接口;

適配板型號GW_ADDA:                               

★ 硬件資源:

◆180MHz轉換時鐘率雙路超高速10位DAC

◆50MHz單通道超高速8位ADC;

◆300MHz超高速單運放2個;

◆專用時鐘輸入口;

DDS函數發生器型號KX-DDSM:                              

★ 硬件資源:

◆180MHz轉換時鐘率單路路超高速10位DAC

◆300MHz超高速單運放1個;

◆Cyclone FPGA 1C3Q144,12萬門

◆掉電?;づ渲悶骷?M Flash

◆isp單片機8253;

★ 功能說明:

GW48-PK2/4系統配套的全數字型DDS函數信號發生器??楹現PGA、單片機、超高速DAC、高速運放等。既可用作全數字型DDS函數信號發生器,同時也可作為EDA/DSP系統及專業級DDS函數信號發生器設計開發平臺。作為DDS函數發生器的功能主要包括:等精度頻率計,全程掃頻信號源(掃速、步進頻寬、掃描方式等可數控),移相信號發生,里薩如圖信號發生,方波/三角波/鋸齒波和任意波形發生器,以及AM、PM、FM、FSK、ASK、FPK等各類調制信號發生器。GW48-PK2/4系統上可配有一個功能強大的DDS函數信號發生器。此信號發生器的主???,請瀏覽光盤里PPT“實驗系統說明“,PK4插于平臺的左上方圖2:35,PK2可插左上方或有。它必須結合插座45上插的20字X4行字符型液晶和插座47上插的4X4鍵盤,聯合使用,這是實驗的輔助測試和信號系統。由于此系統設計的操作較多,功能也較豐富。    可重構DDS函數信號發生器使用了有別于傳統模擬信號發生器和普通DDS函數信號發生器的更新換代理念。盡管普通DDS函數信號發生器同樣采用了數字頻率直接合成技術,有許多模擬信號發生器無法比擬的優點:頻率精度高、無量程限制、信號過度時間極短、波形精度高、不同方式和全程掃描特性好、調整功能強、全數字化控制、穩定可靠等等,但由于采用DDS專用器件,缺乏靈活性,功能受限于專用芯片的即定功能,不僅無法適應用戶許多特定功能的要求,就是不少專用功能也無法實現,從而在不少應用場合使用戶面對許多尷尬局面。這是因為任何一臺功能強大的DDS信號發生器都不可能總是滿足用戶,特別是通信系統或一些電子系統設計領域的用戶的需求,如一些特定編碼方式或調制方式的信號發生功能和解調功能等。      可重構DDS函數信號發生器基于EDA/SOPC設計技術及數控制振蕩器NCO/DDS、AM純數字發生器(注意,目前絕大多數DDS信號發生器的AM信號是靠模數結合,如使用模擬乘法器等方式生成的,因此在數字通信中沒有實用價值)、數字鎖相環等IP核,是EDA/SOPC技術高度發展的產物,它徹底解決了普通DDS信號發生器的傳統缺陷,而且整體功能和性能都有了質的飛躍。1、作為普通函數信號發生器,從技術的先進性、功能的完備性、使用的便利性及性能指標的優越方面看,此系統無論作為普通信號發生器,還是高檔函數信號發生器,都可謂當之無愧。2、作為應用電路??櫚目⑾低?。由于該系統是基于EDA技術和大規模高速FPGA,具有良好的重構功能,以及端口完善的驅動與?;ぬ匭?,開發者大量的硬件模型和實用系統(特別是通信領域中的各類功能??椋┛梢越柚孟低?,以及QuartusII、硬件描述語言等迅速開發出來。3、作為大學生電子設計競賽的實驗系統和開發系統。由于該系統中的許多功能都曾出現在歷屆大學生電子設計競賽的賽題中,且該系統的性能指標都超越了相關賽題中發揮部分要求的技術指標,而實現方法又十分類似(技術類型和軟硬件方面),所以無論作為培訓工具還是實戰開發系統,都可以幫助競賽者高效對付許多類型的賽題。因此,該系統同樣可作為畢業設計、學位論文、課余科技活動高效有力的開發工具。4、作為自主創新型實驗開發系統。創新就是原創,就是獨創,在電子領域就是設計出全新而又性能優良適用面寬闊的系統或功能???。創新是需要適當平臺(可行性環境)的,幾個74系列器件構成的平臺,顯然不如單片機系統,而單片機系統又不及嵌入式系統,但嵌入式系統在自主設計方面又不及SOPC/EDA技術。因為嵌入式系統中幾乎所有硬件???,從CPU到各種接口功能??槎際竅殖傻?,開發者主要工作是在軟件方面,雖說可以在此平臺上有許多創新之作,但最重要的自主知識產權卻無法擁有,因為硬件的產權是屬于別人的。    顯然,創新不等于自主,只有創新而沒有自主,則很可能失去創新的價值和意義,從本質上看,便不能屬于真正的創新。而EDA/SOPC技術則解決了硬件設計、軟件設計和綜合設計的根本問題,從而也解決了創新和自主這一對矛盾,不言而喻,基于EDA技術的平臺將為設計者提供了最大可能的自主創新的平臺。功能??楹托藕磐ǖ潰?/span>

1A通道。這里DDS函數信號發生器模擬信號輸出通道的A通道(此信號發生器可以輸出雙通道模擬信號),如正弦波信號等,幅度最大+/-10V,可通過電位器調諧。

2TTL信號輸出。此是DDS函數信號發生器的TTL信號輸出口。

(3)B通道。這里DDS函數信號發生器模擬信號輸出通道的B通道之信號口。如果需要得到B通道的模擬信號輸出,必須將此B通道口線, , 與某一DAC的輸入接口,然后得到輸出信號。

(4)信號測試輸入口。即“TTL輸入”口??梢醞ü鼶DS函數信號發生器測試此口輸入信號的頻率、脈寬、占空比等。數字調制信號和掃頻信號外部控制時鐘也可通過此口進入。

    ◇ 資料:詳盡的光盤資料,包括配套教學課件與實驗指導的課件,實驗示例等。(配套教材《現代計算機組成原理》)。

1、特別要注意一般實驗系統中驗證性實驗及設計性實驗的比例,且設計性實驗的實現與現代電子技術的相關度。有的計算機組成實驗系統雖也含有FPGA,但其給出的實驗并不能將整個CPU、計算機???,或嵌入式系統等裝進單一FPGA中,無法形成SOC,故仍屬傳統驗證性組成原理實驗設備。

2、現代計算機組成原理實驗室建立,康芯負責全部培訓:包括EDA基礎、VHDL、QuartusII應用,SOPC、計算機???/span>/CPU設計,IP核應用等。

★ 五大類實驗項目

一、計算機組成原理與計算機體系結構類:

◇ 算術運算器、ROM、單雙口RAM、FIFO、FPGA外部RAM/Flash存儲器實驗;

◇ 微控制器時序電路、乘法累加器設計、程序計數器與地址寄存器;

◇ 微控制器設計、總線控制器、鎖相環應用、嵌入式邏輯分析儀應用等;

◇ 8位微程序控制的模型計算機的設計與實現。包括CPU設計,硬件指令設計,軟硬件聯合開發等;

◇ 基于FPGA的片上系統(SOC)的MCS-51單片機IP核實驗與設計

◇ 基于狀態機的完整16CPU設計。包括CPU設計,硬件指令設計,軟硬件聯合開發,SOC實現等;

◇ 基于流水線構架的16RISC CPU設計及計算機體系結構相關實驗, ;

◇ 基于FPGA的片上系統32位軟核嵌入式系統軟硬件設計;

◇ 計算機系統創新設計與實驗。

二、硬件描述語言HDLEDA技術類實驗和設計。如移位相加硬件乘法器設計、用流水線技術設計高速數字相關器、線性反饋移位寄存器設計、VGA圖像顯示控制器設計、直接數字式頻率合成器設計等實驗。

三、基于單片FPGA8086/8088 CPU核,8253/8254 IP核(定時器);8250 IP核(UART串行通信);8237 IP核(DMA控制器);8259 IP核(可編程中斷控制器),鎖相環核等經典IBM計算機系統設計。由于8086/8088核的全兼容性,傳統微機原理及微機接口實驗中的C8086匯編程序都能直接由該核運行,完成基于EDA技術的微機原理及微機接口方面的部分實驗。

四、全國大學生電子設計競賽培訓及開發。能承擔大學生電子設計競賽中許多設計題目的培訓任務,進一步強化計算機學生基于現代電子技術的硬件系統設計能力。               

五、基于MATLABDSP Builder的全硬件高速DSP系統實驗和設計(需要增配多通道超高速ADC/DAC適配板)。

★ 實驗調試途徑:

 時序仿真和功能仿真:基于Quartus II,可完成軟硬件聯合調試的Timing /Functional Simulation,延時精度小于1ns。這是傳統實驗模式所無法比擬的。該仿真工具將使學生更加深入地理解計算機的工作時序。

 嵌入式邏輯分析儀測試:基于Quartus II,可使用嵌入式邏輯分析儀SignalTapIICPU內部的任何信號節點和總線數據進行實時測試和觀察(13-46),號通過實驗系統配置的USB-Blaster送到PC機屏幕觀察。也可軟硬件同步觀察。

 在系統RAM/ROM測試:基于QuartusII,使用In-System Memory Content EditorFPGACPUROM/RAM下載程序代碼,并實時觀察CPU運行過程中數據RAM中的內容變化,并實時編輯。這是調試CPU工作軟件的一種有效方法。

 利用實驗系統上的(黑白或彩色)液晶屏、數碼管、發光管和各類信號源等進行調試和觀察。



在线客服
- 售前
  • 點擊這里給我發消息
  • 點擊這里給我發消息
- 售后
  • 點擊這里給我發消息
- 技術支持
  • 點擊這里給我發消息
  • 點擊這里給我發消息
技术支持: 森云科技 | 管理登录
×